TSMC prepara tecnologia CoPoS: o futuro dos chips com substrato de vidro

A TSMC, gigante global na fabricação de semicondutores, está desenvolvendo uma tecnologia de empacotamento de chips de última geração chamada CoPoS (Chip-on-Panel-on-Structure). Segundo fontes próximas ao assunto, o método utiliza um material de vidro como transportador temporário, integrando-o ao substrato final em uma estrutura em formato de “sanduíche” de três camadas.

Inovação e Eficiência no Empacotamento

A expectativa é que a produção em massa de chips utilizando a tecnologia CoPoS tenha início até o final de 2028. A aposta da TSMC é que a nova técnica traga uma redução significativa nos custos de fabricação, ao mesmo tempo em que eleva o desempenho dos componentes. Esse avanço é visto como um passo crucial para suportar a crescente demanda por processamento pesado, especialmente em um cenário onde o setor tecnológico enfrenta desafios constantes com o alto consumo de energia e recursos, algo que já impacta até mesmo o consumo hídrico em escala global, como detalhado em nossa análise sobre o impacto da IA nos data centers.

Nvidia e o futuro do CoPoS

Informações de mercado indicam que o chipset de Inteligência Artificial “Feynman”, da Nvidia, será o pioneiro na adoção do CoPoS. Como esta é uma tecnologia de fabricação de hardware de ponta em fase de desenvolvimento, ainda não há previsão de disponibilidade de produtos com CoPoS para o consumidor final ou para o mercado brasileiro. A tecnologia deve, inicialmente, ficar restrita ao ecossistema de servidores de altíssima performance.

Vale lembrar que inovações dessa magnitude costumam ditar os rumos do mercado de componentes por anos, influenciando indiretamente desde dispositivos móveis até o hardware de entretenimento doméstico, como dispositivos que utilizam novas integrações de IA, a exemplo das funcionalidades do Gemini em TVs inteligentes.

Considerações Finais

A transição para estruturas em vidro no empacotamento de semicondutores representa uma evolução técnica significativa para a indústria. Embora a promessa de maior eficiência e menores custos seja positiva para o mercado, a implementação em larga escala ainda depende do amadurecimento dos processos fabris da TSMC e da validação técnica em cenários de uso real até 2028. O cenário permanece em constante observação por analistas e pela indústria de semicondutores.